⑩日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平3-211885

@Int. Cl. 5

識別記号

庁内整理番号

匈公開 平成3年(1991)9月17日

H 01 L 29/784

H 01 L 29/78 7210-5F

321 V

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称

@発 明 者

半導体装置及びその製造方法

②特 願 平2-7470

願 平2(1990)1月17日

⑫発 明 者

昌彦

大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地 松下電子工業株式会社内

宇 野 利 彦 勿出 願 人 松下電子工業株式会社

大阪府門真市大字門真1006番地

個代 理 人 弁理士 粟野 重孝

外1名

1. 発明の名称: 半導体装置及びその製造方法

## 2、特許請求の範囲

- (1) 半導体差板に形成した垂直違部の側壁と濃底 部の絶縁限の膜厚が異なることを特長とする半 海体装置。
- (2) 絶縁膜を育した垂直溝部をポリシリコンで埋 込み、ゲート電極として利用したことを特盤と する垂直溝型電界効果トランジスタ製の半導体 绕置.
- (3) 垂直海部を有する半導体蓋板にSiN腹を形 成し、このSiN膜を反応性イオンエッチング によって講側壁にのみ残し、次いで熱酸化する ことを特換とする請求項1または請求項2記載 の半導体装置の製造方法。

## 3、発明の詳細な説明

産業上の利用分野

本発明は、表面を絶縁膜で被膜した垂直溝を有 する半導体装置の構造及び製造方法に関する。

#### ・従来の技術

従来、この種の半導体袋頂は第4図に示すよう な構成であった。第4図において半導体基板1に 形成した垂直溝に形成する熱酸化膜10の膜厚は 構の側壁と溝の底部とにおいて同じ膜度になって いた。従って、第3図に示すように、この熱酸化 腹を形成した垂直旗部をポリシリコンで埋込んで つくられた従来の垂直溝型電界効果トランジスタ では、ゲート絶縁膜となる溝側壁の酸化膜9の原 さとドレイン暦11とゲート電極3との重なり容 量の要因となる講底部の敵化腺91の厚さは同じ 厚さになる。一般に、ゲート酸化膜は薄く設計さ れるため、ドレイン・ゲート間容量が増加する結 果になっていた。

# 発明が解決しようとする課題

このような従来の構成では、海郎絶縁膜の厚さ を側壁と底部とで変えることは困難であった。即 ち、絶縁腹を被腹した垂直溝を有する半導体数 置、とくにこの講部をポリシリコンで埋込んだ垂 直満型電界効果トランジスクでは、講底部の酸化

特別平3-211885 (2)

限はゲート・ドレイン間容量を構成するため、高速動作のためにはこの部分の容量は大きくない方が良い。しかし、講部に熱酸化によって酸化膜を形成する場合、機関壁と講座部は同じ膜原になり、異なった厚みにつくることは不可能であった。

「本発明はこのような課題を解決するもので、 底部と満個整部の絶縁膜の度みを変えて形成させ ることを目的とするものである。

課題を解決するための手段

この課題を解決するために、本発明では講底部の絶縁膜序を、補側壁の絶縁膜厚より取くすることでゲート・ドレイン問容量を低減している。そのために補側壁にのみSiNを残し、その後熱酸化により構底部に厚い酸化膜を形成したものである。

作用

この構成により、講底部の絶縁脱を講例整の絶縁脱よりも厚くすることができるので、電界効果型トランジスタのゲート・ドレイン間容量を低減

ができる。その後、無酸化し、さらにリン酸によってSiN膜7を除去すれば同図のに示す構造となる。即ち、垂直溝部に形成した酸化膜の膜は、溝底部に形成された酸化膜8の方が溝側盤に形成された酸化膜6より厚くなっている。なお、ここでフッ化水素容液によって溝側壁のデート酸化限6を除去し、新たに所塑の膜厚のゲート酸化膜を無酸化によって形成することも可能である。

免明の効果

以上のように本発明によれば、電界効果型トランジスタのゲート・ドレイン間容量を低減でき高速動作が可能となる。また、本発明の製造方法によれば、垂直溝に形成する絶縁膜の膜厚を清例無と溝底部で異なる膜厚に形成することができる。

### 4、②面の簡単な説明

第1 図は本発明の一実施例による電界効果トランジスクの断面図、第2 図は本発明の製造方法の一実施例を示す製造工程図、第3 図は従来構造の断面図、第4 図は従来の製造方法の製造工程図である。

でき、高建動作が可能となる。

灾旋例

第1回は本発明の一実施例による半導体装置である垂直溝型電界効果トランジスタ装置の構成を示す。溝部に形成された無酸化膜は、溝底部に形成された酸化膜2より厚くなっている。このためポリシリコンで形成されたゲート電優3とドレイン領域11との間の容量は、溝側壁と溝底部の酸化膜厚が同じである従来構造に比べ大幅に低減できる。なお、4はリース領域、5は基板ソース領域を示している。

第2図は本発明による製造方法の一実施例である。 無直溝を有するドレイン領域となる半導体 差板 1 に予備の散化限 6 を数百 A 形成し、次いで、減圧 C V D 法によって S i N 限を 5 0 0 ~ 3 0 0 0 A 成長させ同図 (1)に示す構造にする。この状態の 半導体 差板 1 を C F 4 系 ガ スを用いた 反応性 イオンエッチング 法によりエッチング すると 同図 (c) に示すように、 溝の側壁にのみ S i N 限 7 を 残すこと

1 ……半導体基板、2 . 2 1 ……酸化腺、3 … … ゲート電極、4 ……ソース領域、5 ……基板ソース領域、6 ……酸化腺、7 ……SiN腺、8 … … 酸化腺、1 1 ……ドレイン領域。

代理人の氏名 弁理士 粟野重孝 ほか1名

# 特開平3-211885(3)



